SK 海力士近日宣布正开发16层HBM3e产品，每颗Cube容量达48GB，预计2025年上半年送样，根据TrendForce最新研究，该产品的潜在应用包括CSP自行研发的ASIC和通用GPU，可望进一步推升位容量上限。
TrendForce表示，HBM供应商以往在各世代皆推出两种不同堆叠层数的产品，如HBM3e世代原先设计8层及12层，HBM4世代规划12层及16层。 在各业者已预定于2025年下半年陆续投入12层HBM4的情况下，SK海力士选择在HBM3e追加推出16层产品，可归因于两点因素。
首先，台积电CoWoS-L可提供的封装尺寸将于2026和2027年间扩大，每SiP(系统级封装)可搭载的HBM颗数也增加，但后续升级仍面临技术挑战和不确定性。 在量产更高难度的16层HBM4前，可先提供客户16层HBM3e作为大位容量产品的选择。 以每SiP搭载8颗HBM颗数计算，16层HBM3e可将位容量上限推进至384GB，较英伟达Rubin的288GB更大。
再者，从HBM3e进展到HBM4.IO数翻倍带动运算带宽提高，此升级造成晶粒尺寸放大，但单颗晶粒容量维持在24Gb，从12层HBM3e升级至12层HBM4的过程中，16层HBM3e可作为提供低IO数、小晶粒尺寸和大位容量的选项。
TrendForce认为，SK海力士的16层HBM3e将采用Advanced MR-MUF堆叠制程，和TC-NCF制程相比，使用MR-MUF的产品更容易达到高堆叠层数及高运算带宽。 在HBM4及HBM4e世代皆预计设计16层产品的情况下，SK海力士率先量产16层HBM3e，将能及早累积此堆叠层数的量产经验，以加速后续16层HBM4的量产时程。 SK hynix 后续亦不排除再推出 Hybrid bonding 制程版本的 16 层产品，以拓展运算带宽更高的应用客群。
